資三乙CPLD_20240126_CPLD
CPLD_20240126_CPLD part1 https://youtu.be/skiNSNkmyao 打開quartus getting started關掉 建立新專案 file, new project wizard next 專案位置 D槽(老師SD卡),學號(老師class0410XX) 建立新資料夾,CPLD_20240126_CPLD 進去CPLD_20240126_CPLD資料夾 open 專案名稱 CPLD_20240126_CPLD next next family MAX3000A available devices EPM3064ALC44-10 next next finish 建立邏輯電路規劃 file, new Block Diagram/Schematic File ok 另存新檔 file, save as 檔名預設 save 老師要檢查 1.專案名稱 2.圖框檔名 --------------------------------- CPLD_20240126_CPLD part2 https://youtu.be/OsCMYid7GjU input P43_GCLK_4MHz output P31_a P29_f P28_b P27_g P26_c P25_e P24_d P9_dp P8_Q1_cc4_V0 P6_Q2_cc3_V1 P5_Q3_cc2_V2 P4_Q4_cc1_V3 老師要檢查 input output --------------------------------- CPLD_20240126_CPLD part3 https://youtu.be/qiRviuYqDmo IC名稱代號要背 74294 7493 74139 74153 叫出 74294,除頻 7493,計數 74139,解碼 74153,多工 除頻 叫出GND,拉線為0 叫出VCC,拉線為1 74294_CLK2接GCLK_4MHz 74294_C接0 74294_Q拉線為GCLK2_2kHz 7493_CKB接GCLK2_2kHz 7493_QC拉線為scanB 7493_QB拉線為scanA 74139_A1接scanA 74139_B1接scanB 74139_Y10N接not接V0 74139_Y11N接not接V1 74139